PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-029187

(43) Date of publication of application: 07.02.1991

(51)Int.CI.

G11C 11/41

(21)Application number: 01-164236

(71)Applicant: NEC CORP

(22)Date of filing:

26.06.1989


(72)Inventor: YAMASHINA MASAKATSU

(54) MULTIPORT SRAM

(57)Abstract:

PURPOSE: To rapidly read out data written at the time of access competition by allowing a selector to select and output one of the outputs of a sense amplifier and the 1st writing amplifier based upon the detecting signal of an access competition detecting circuit to the same address for reading and writing.

CONSTITUTION: The sense amplifier 18 inputs the 1st and 2nd reading bit lines 14, 15 and differentially amplifies their potential difference and the access competition detecting circuit 19 outputs a signal indicating that the writing and reading addresses are the same and writing and reading compete with each other. In the case of normal reading, the output of the sense amplifier 18 is selected and outputted by a selector 20 based upon the output of the circuit 19. When writing and reading are simultaneously generated at the same address, the output of the circuit is inverted and the output of the 1st writing amplifier 16 is selected and outputted by the selector 20. Consequently, rapid reading can be attained even at the time of access competition.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

T AVAILABLE COPY

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平3-29187

⑤Int.Cl.5

識別記号

庁内整理番号

❸公開 平成3年(1991)2月7日

G 11 C 11/41

8323-5B G 11 C 11/34

K

審査請求 未請求 請求項の数 1 (全4頁)

❷発明の名称

マルチポートSRAM。

②特 願 平1-164236

22出 願 平1(1989)6月26日

@発明者 山

正 勝 東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目7番1号

四代 理 人 弁理士 内 原 晋

明細會

発明の名称

マルチポートSRAM

特許請求の範囲

互いの入力と出力を接続した第1インパータと、 第2インパータからなるメモリセルと、

前記第1インパータの入力と第1音込みピット線を接続する第1音込みFETと、

前記第2インパータの入力と第2奮込みピット線を接続する第2費込みFETと、

前記第1、第2曹込みFETのゲートに接続された 普込みワード線と、

前記第1インパータの入力と第1読出しピット線を接続する第1読出しFETと、

前記第2インパータの入力と第2読出しビット線を接続する第2読出しFETと、

前記第1、第2読出しFETのゲートに接続された 読出しワード線と、 普込みデータを前配第1普込みピット線に出力するための第1書込みアンプと、

普込みデータの反転結果を前記第2套込みピット 線に出力するための第2番込みアンプと、

前記の第1、第2読出しピット線の電位差を検出 し、差動増幅するセンスアンプと、

読出しと書込みが同一アドレスに対して行われることを検出するアクセス競合検出回路と、

前記アクセス競合検出回路の検出信号にしたがって、前記センスアンプの出力と、前記第1書込みアンプの出力の一方を選択出力するセレクタ

からなることを特徴とするマルチポート SRAM。

発明の詳細な説明

(産業上の利用分野)

本発明は、同一アドレスに対する読出し一番込みが可能なマルチポートSRAM、特に読出し一番込みの競合(アクセス競合)が生じた場合でも、アクセス時間の増大を引き起こすことなく、書込んだ値が即時読出されるマルチポートSRAMに関する。この

種のマルチポートSRAMは、キャッシュメモリや、 CPUのレジスタとして利用分野が有望である。 (従来の技術)

従来のマルチポートSRAM(第2図)は、アクセスの競合が起こった場合、読出し用ビット線にはまずメモリセルの内容が読みだされ、引き続いて普込みアンプの出力が伝達されるので、読出し時間が増大する。従ってアクセスの競合を許さないか、もしくは普込みを行う前までメモリセルに普込まれていたデータが読みだされることにしていた。

(発明が解決しようとする課題)

複数の経路から同時にアクセスされるメモリは、マルチポートのメモリが用いられるが、同一のアドレスに対して奮込み・読出しが競合した場合、審込んだデータが同時に読みだされるようにした方が、高速であるだけでなく、フロー制御が簡単になるなど有利な点が多い。ところが、以上述べたように従来は、メモリセルの内容と書込み

前記第1、第2読出しFETのゲートに接続された 読出しワード線と、

普込みデータを前記第1書込み ビット線に出力するための第1書込みアンプと、

書込みデータの反転結果を前記第2音込みピット 線に出力するための第2書込みアンプと、

前記の第1、第2読出しビット線の電位差を検出 し、差動増幅するセンスアンプと、

競出しと書込み同一アドレスに対して行われることを検出するアクセス競合検出回路と、

前記アクセス競合検出回路の検出信号にしたがって、前記センスアンプの出力と、前記第1書き 込みアンプの出力の一方を選択出力するセレクタ

からなることを特徴とするマルチポートSRAM である。

(作用)

通常読出し時は、アクセス競合検出回路の出力によって、センスアンプの出力がセレクタによって選択出力される。同一アドレスに対して、書込み・読出しが同時に発生した場合、アクセス競合検

データが異なる場合には、読出しに要する時間が 長くなる。

本発明の目的は、アクセス時間の増大を引き起こすことなく、アクセス競合時に普き込んだデータが高速に読出されるマルチポートSRAMを提供することにある。

(課題を解決するための手段)

本発明は、

互いの入力と出力を接続した第1インバータと、 第2インパータからなるメモリセルと、

前記第1インパータの入力と第1費込みビット線を接続する第1費込みFETと、

前記第2インバータの入力と第2普込みピット線を接続する第2普込みFETと、

前記第1インバータの入力と第1読出しビット線を接続する第1読出しFETと、

前記第2インパータの入力と第2読出しピット線を接続する第2読出しFETと、

出回路の出力が反転し、費込み用のアンブの出力 がセレクタによって選択出力され、アクセス競合 時も高速な読出しが可能となる。

(実施例)

次に図面を参照して本発明の実施例について説 明する。

第1図は、本発明の2ポートSRAMの実施例を示

1、2が互いの出力を入力とする第1のインバータ と第2のインバータである。

第1インパータ1の入力と第2インパータ2の入力 は、各々反転した電位になっており、双安定状態 にある。この状態は、各インパータの入力を反転 した電位にするような力が外部から働くまで継続 され、静的なメモリセルとして働く。

FET3~6は情報の書込み、読出しを制御するFETであり、第1書込みFET3は第1インパータ1の入力と第1書込みピット線12を接続し、書込みワード線10をゲートの入力とする。

第1読出しFET4は第1インバータ1の入力と第1読出しビット線14を接続し、読出しワード線11をゲートの入力とする。

第2番込みFET5は第2インバータ2の入力と第2番 込みピット線13を接続し、番込みワード線10を ゲートの入力とする。

第2読出しFET6は第2インバータ2の入力と第2読出しピット線15を接続し、前記読出しワード線11をゲートの入力とする。

第1音込みアンプ16は音込みデータを前記第1音 込みピット線12に出力する。

また第2アンプ17は睿込みデータの反転結果を前記第2番込みピット線13に出力する。

センスアンブ18は第1読出しピット線14と第2読 出しピット線15を入力とし、その電位差を差動増 幅する。

アクセス競合検出回路19は普込みアドレスと読出しアドレスが同一で、普込みと読出しが競合していることを検出する信号を出力する。

線には套込みピット線より大きな負荷が接続されていることで、電位が変化するには比較的時間がかかる。しかし、センスアップ18で第1読出しピット線14と第2読出しピット線15の微少な電位差を増幅することで、センスアンプの出力にはメモリセルのデータが読みだされる。

アクセス競合時には、賽込みワード線10と読出しワード線11がともに高電位になり、第1、2香込みFET3、4、第1、第2読出しFET5、6が全て導通状態になる。従って、第1読出しビット線14には、先ずメモリセルの内容が読みだされ、引き続いて第1音込みアンプ16の出力が読みだされる。この合うなアクセス競合が起こる場合、アクセス競合が起こる場合、アクセス競合が起このは第1音込みアンプ16の出力を選択出力する。つまりメモリセルを介することなく、入力データをそのまま出力できるので、高速な読出しが可能となる。またアクセス競合が起こっていなければ、アクセス競合が起こっていなければ、アクセス競合が起こっていなければ、アクセス競合が起こって、セレクタ20はセンスア

セレクタ乗出力バッファ20はアクセス競合検出 回路19の出力に従って、センスアンプ18の出力 と、第1普込みピット線の信号の一方を選択出力する。

審込み動作時には、第1番込みアンプ16が第1番込みピット線12を審込みデータの電位に、第2審込みアンプ17が第2番込みピット線13を審込みデータの反転電位にする。これと同時に、क込みワード線10が高電位になり、第1番込みFET3と第2番込みFET5が導通状態になる。この時メモリセルの状態は、審込みピット線の電位にしたがって変化し、審込み動作が終了してもメモリセルの状態はそのまま保持され、審込みが完了する。

読出し動作時には、読出しワード線11が高電位になり、第1読出しFET4、第2読出しFET5を導通状態にする。このとき、第1読出しビット線14の電位は、メモリセル内のデータ電位に変化し、第2読出しビット線15の電位もメモリセル内のデータの反転電位に変化する。第1インバータ1と第2インバータ2の駆動能力が小さいことと、読出しビット

ンプの出力を選択出力し、メモリセルの内容が読みだされる。

アクセス競合検出回路19は、春込みアドレス nピットと読出しアドレスnピット、および各々の アドレスが有効であることを示す2ピットを入力と し、アドレスが競合しているかどうかの判定結果 を出力する回路で、基本的には、n個の排他的論理 積ゲート、1個の論理積ゲートと、それらn+1本の 出力を1本に絞るための論理積木からなる。

以上説明したように、従来のマルチポートメモリは、同一アドレスに対する普込み・読出しが競合した(アクセス競合)時の読出しは、通常の読出しと比較してアクセス時間が長かったり、 普込み前までメモリセルに告かれていた内容を出力して、 普込むデータと読出されるデータが異なったりした。 本発明はアクセス競合時にも、通常読出し時と同等の(もしくはより短い)アクセス時間で読出しが行われるマルチポートSRAMを提供するという効

(発明の効果)

果がある。

さらにアクセス競合検出回路は、基本的にはアドレスのピット数と等しい排他的論理積ゲートと、その出力を一本に絞るための論理積木から構成され、アドレスのピット数nを8としたとき、アドレスデコーダの2%の面積を占め、メモリ全体の1%以下の極めて小さい面積で構成できる。また検出に要する時間はアドレスのデコードに隠され、アクセス時間に影響を与えない。

図面の簡単な説明


第1図は本発明の実施例を示した論理回路ブロック図、第2図は従来から用いられているマルチポートのSRAMの論理回路ブロック図である。

1、2…第1、第2インバータ、3、5…第1、第2普込みFET、4、6…第1、第2競出しFET、10…普込みワード線、11…競出しワード線、12、13…第1、第2普込みピット線、14、15…第1、第2競出しピット線、16、17…第1、第2告込みアンプ、18…センスアンプ、19…アクセス競合検出回路、

20…セレクタ兼出力パッファ

40…出力パッファ

第 1 図




1.2…第1、第2インバータ

3.5 ··· 第1、第2番込み FET

4,6…第1、第2読出しFET

16,17…第1、第2書込みアンプ

第 2 図



1,2 ··· 第1、第2インバータ 3,5 ··· 第1、第2書込み FET 4,6 ··· 第1、第2読出し FET 16,17 ··· 第1、第2書込みアンプ

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.